StartseiteFörderungProjekteGraphen für die Anwendung in intergrierten Halbleiterschaltkreisen (Graphica)

Graphen für die Anwendung in intergrierten Halbleiterschaltkreisen (Graphica)

Laufzeit: 01.05.2015 - 31.07.2018 Förderkennzeichen: 03XP0004A
Koordinator: IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik

Kontinuierliche Investitionen in die Erforschung des Graphen-Wachstums auf Metallen und Isolatoren sind von zentraler Bedeutung, um die Entwicklung der industriellen Graphen-Synthese für elektronische Anwendungen zu beschleunigen. Daher ist die Entwicklung neuer Ansätze / Konzepte für die Fabrikation von Graphen-basierten Nanostrukturen mit der Präzision und den Eigenschaften, die die Anwendung erfordert, von größter Bedeutung. Der vorliegende Antrag interagiert in komplementärer Weise mit dem europäischen Graphen-Flagship Vorhaben und hat zum Ziel, die Lücke zwischen Forschung und Markt zu schliessen, indem innovative Unternehmen unterstützt werden, technologische Durchbrüche in vermarktbare Produkte mit hohem Marktpotential zu überführen. Dieser marktorientierte Ansatz beinhaltet den Aufbau von Partnerschaften zwischen dem privaten Sektor und Forschungsinstituten, um die benötigte "kritische Masse" zu erzielen. Dieser Projektvorschlag kombiniert Kompetenzen von Experten unterschiedlicher Graphenforschungsrichtungen (CVD Geräteherstellung, Mikroelektronikintegration und Kommerzialisierung von neuen Kohlenstoffmaterialien) und zielt auf eine CMOS-kompatible Entwicklung einer nickelbasierten Graphenherstellung auf Isolatoren und Halbleitern mittels CVD ab. Durch Kombination der Erfahrungen und Ressourcen der Projektpartner ist es das Ziel, die Graphenherstellung auf Nickel (Ni) auf ein technologisch neues Niveau zu heben und zu prüfen, ob die vorgeschlagene Herstellungsmethode eine anwendbare Lösung für die Integration von Graphen in die Siliziumtechnologie darstellen kann. Die Neuigkeit und der Vorteil dieses Ansatzes ist die vollständige Integrationsfähigkeit in die 200mm CMOS Technologie und die Realisierung eines Graphenbauelementes. AP1 Substrate für Graphen-Synthese AP2 Graphen-Synthese mittels CVD AP3 Graphen Transfer - bonden AP4 Charakterisierung des gewachsenen Graphen AP5 Präparation und Charakterisierung des GBT- Demonstrators AP6 Verwertung

Verbund: M-ERANET Graphica Quelle: Bundesministerium für Bildung und Forschung (BMBF) Redaktion: DLR Projektträger Länder / Organisationen: Polen Themen: Förderung Physik. u. chem. Techn.

Weitere Informationen

Projektträger