StartseiteFörderungProjekteVerbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: Multiphysikalische Modellierung, Simulation und Charakterisierung von Komponenten im System-in-Package-on-Board

Verbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: Multiphysikalische Modellierung, Simulation und Charakterisierung von Komponenten im System-in-Package-on-Board

Laufzeit: 01.03.2016 - 31.05.2019 Förderkennzeichen: 16ES0386
Koordinator: Friedrich-Alexander-Universität Erlangen-Nürnberg - Technische Fakultät - Department Elektrotechnik, Elektronik und Informationstechnik - Lehrstuhl für Technische Elektronik

Das Projekt SiPoB-3D hat das Ziel, in Deutschland existierende Simulations-, Modellierungs-, und Designkompetenz in den Bereichen Chiptechnologie, Gehäusetechnologie und Boardtechnologie durch enge Zusammenarbeit von Halbleiter- und Systemhersteller, innovativen Boardherstellern, Simulationstoolhersteller und Forschungsinstituten zusammenzubringen. Durch die Zuammenarbeit werden in anwendungsnaher Forschung die bisher getrennten Felder der Chip-/Gehäusewelt und der Board/Systemwelt zusammengebracht werden, um so das Co-Design über alle drei Domänen Chip-Gehäuse-Board zu ermöglichen. Die Forschungsarbeiten beinhalten dabei die multiphysikalische Modellierung sowie Charakterisierung von hochintegrierten System-in-Package-on-Board Lösungen. Das Augenmerk liegt dabei zu einem im Bereich von mm-Wellen-Komponenten sowie im Bereich von thermisch, elektromagnetisch, mechanischen Simulationen für Leistungsanwendungen. Die Arbeiten am Lehrstuhl für Technische Elektronik der Friedrich-Alexander-Universität Erlangen-Nürnberg im Rahmen des SiPoB-3D Verbundprojektes sind auf drei Jahre angelegt. Während dieser Zeit sind folgende Arbeiten geplant - Entwicklung von breitbandingen Modellen (mit realen oder simulierten Daten) von Hochfrequenzsignalen zur zeitigen Abschätzung im Entwurfsablauf - Entwicklung von thermischen Modellierungsansätzen für Chip-Package-Board-Systeme - Untersuchung zur Leistungsverteilung und der Ableitung von Designregeln zum SiP-Layout - Messung von dielektrischen Parametern von Gehäuse und Platinen bis zu 120 GHz - Charakterisierung von passiven Bauteilen im Gehäuse - Ansätze zum De-embedden von mm-Wellen-Strukturen - Multiphysikalische Modellierung und Simulation von thermischen Koppelmechanismen für 3D-Systeme - Erarbeitung eines Flows für thermische Simulationen von 3D-Systemem

Verbund: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte Quelle: Bundesministerium für Bildung und Forschung (BMBF) Redaktion: DLR Projektträger Länder / Organisationen: Frankreich Themen: Förderung Information u. Kommunikation

Weitere Informationen

Projektträger