Mit dem EPI-Projekt sollen zwei grundlegende Ziele erreicht werden: 1) die Entwicklung europäischer energiesparender Prozessor- und Beschleunigertechnologien für den Einsatz in künftigen europäischen Exascale-Systemen sowie in wachsenden Märkten; 2) die Ermöglichung europäischer digitaler Souveränität durch die Förderung der Schaffung eines europäischen Ökosystems von Menschen, Produkten und Komplettlösungen, von Prozessor- und Beschleunigertechnologien bis hin zu Anwendungen und Software-Ökosystemen. Im Rahmen von EPI-SGA2 wird die Entwicklung eines Arm-basierten General Purpose Processors (GPP) und eines RISC-V-basierten Accelerators (EPAC) fortgesetzt. Die Arbeit ist in fünf so genannte "Streams" unterteilt. Stream-1 widmet sich dem EPI-GGP der ersten Generation (Rhea-1) und wird ihn in kleine Prototypen integrieren und mit Benchmarks und Anwendungen validieren. Das Codesign der zweiten Generation von GPP und EPAC ist ebenfalls in Stream-1 angesiedelt. Stream-2 entwickelt den GPP der zweiten Generation (CRONOS), während Stream-3 dasselbe für den Beschleuniger EPAC der zweiten Generation tut. Stream-4 untersucht den Einsatz von EPI-Prozessortechnologien für breitere Märkte (z. B. intelligente Städte und Infrastrukturen) und entwickelt Computerplatinen für CRONOS. Stream-5 ist für die Gesamtkoordination des Projekts, das IP-Management und die Kommunikation zuständig. Das FZJ leistet technische Beiträge zu Stream-1 und Stream-2 und ist Teil des Projektmanagements in Stream-5. Das FZJ spielt eine führende Rolle in EPI-SGA2, was sich in der Leitung von Stream-1 und der Mitgliedschaft im Governing Board widerspiegelt.
Verbundprojekt: Europäische Prozessorinitiative - EPI2 -
            
                
                    Laufzeit:
                    14.03.2022
                    
                        - 31.12.2025
                    
                
            
            
                
                    Förderkennzeichen: 16ME0507K
                
            
            
            
        
			
				
						
								
									Koordinator: Forschungszentrum Jülich GmbH - Jülich Supercomputing Centre (JSC)
								
						
				
    
    
                        
    
	
	
	
			
					
            
            
            
                
                    Verbund:
                    Europäische Prozessorinitiative
                
            
            
            
                
                    Quelle:
                    Bundesministerium für Bildung und Forschung (BMBF)
                
            
            
				
					Redaktion:
					
					
              
                DLR Projektträger
              
						
				
            
			
				Länder / Organisationen:
				
					
					
				
					
					Schweiz
				
					
					Spanien
				
					
					Frankreich
				
					
					Griechenland
				
					
					Kroatien
				
					
					Italien
				
					
					Niederlande
				
					
					Portugal
				
					
					Schweden
				
					
					
				
					
					
				
			
			
				Themen:
        
          
              
            
				
          
              
            
				
          
              
            
				
          
              
            
				
          
              
            
				
          
              
            
				
          
              
            
				
          
              
            
				
          
              
            
				
          
              
            
				
          
              
                Förderung
              
            
				
          
              
                Information u. Kommunikation