StartseiteFörderungProjekteVerbundprojekt: Neue Fertigungstechnologien für innovative Elektroniksysteme für das Internet der Dinge - PRIME -; Teilvorhaben: Design und Speichertechnologien für Ultra-Low Power Anwendungen

Verbundprojekt: Neue Fertigungstechnologien für innovative Elektroniksysteme für das Internet der Dinge - PRIME -; Teilvorhaben: Design und Speichertechnologien für Ultra-Low Power Anwendungen

Laufzeit: 01.04.2016 - 30.09.2019 Förderkennzeichen: 16ESE0110S
Koordinator: Fraunhofer-Institut für Photonische Mikrosysteme (IPMS)

1. Zukünftige IoT-Systeme müssen sehr kostengünstig sein und darüber hinaus über einen extrem geringen Energieverbrauch verfügen – PRIME soll die dafür notwendigen innovativen Technologien entwickeln. Ziel ist eine offene Ultra-Low-Power-Plattform für die Internet-der-Dinge-Revolution zu schaffen, die alle notwendigen Komponenten entlang der Wertschöpfungskette enthält (Halbleitertechnologie, Anlagenhersteller, Produkt-Design, innovative Architekturen, Systemmodule etc.), um die Konkurrenzfähigkeit der deutschen Industrie im europäischen Kontext nachhaltig zu stärken. Dies wird durch eine enge Zusammenarbeit der akademischen Partner TU Dresden und Fraunhofer mit den Großunternehmen Singulus, ZMDI und GLOBALFOUNDRIES ermöglicht. Darüber sind die KMUs Dreamchip (Design) und B&B (intelligent Fluids) eingebunden. Fraunhofer IIS/EAS wird neue Architekturen und Konzepte für Mixed-Signal-Schaltungen untersuchen, mit denen sich neue Eigenschaften wie Back-Gate-Steuerbarkeit maximal nutzen lassen, und in Form von flexiblen IP-Bibliotheken bereitstellen. Fraunhofer IPMS wird neuartige, nichtflüchtige Speicherkonzepte (RRAM, STT-MRAM) untersuchen und RRAM Elemente im BEOL einer 28 nm CMOS-Plattformen integrieren. 2. Fraunhofer IPMS wird neuartige, energieeffiziente Speicherkonzepte erforschen und diese in einen zu erstellenden BEOL Test-Chip des Projektpartners GLOBALFOUNDRIES integrieren sowie angepasste elektrische Charakterisierungsverfahren entwickeln, um prozesstechnische Verbesserung des Gatestapels in der FDSOI-Technologie schneller umsetzen zu können. Fraunhofer IIS/EAS wird untersuchen, welche Vorteile sich mittels Back-Gate-Steuerung auf Mixed-Signal-Schaltungsebene erzielen lassen. Dazu werden Schaltungskonzepte und Designflow-Komponenten entwickelt, mit deren Hilfe grundlegende Mixed-Signal-IP für analoge Frontends von IoT-Sensor/Aktor-Knoten bereitgestellt werden können.

Verbund: Neue Fertigungstechnologien für innovative Elektroniksysteme für das Internet der Dinge Quelle: Bundesministerium für Bildung und Forschung (BMBF) Redaktion: DLR Projektträger Länder / Organisationen: Belgien Themen: Förderung Information u. Kommunikation

Weitere Informationen

Projektträger