Während des Projektes werden Verfahren und Methoden für die Integration von elektronischen Systemen mittels Wafer-Level-Package entwickelt. Um eine volle Verwertung zu sichern, werden die Verfahren in die bei TexEDA vorhandenen Tools integriert bzw. mit anderen kommerziellen Tools verbunden. Damit werden die vorhandenen Verfahren zur Verifikation auf die Bedürfnisse des Wafer-Level-Packaging zugeschnitten. Zur Verifikation gehören die Entwurfsregelprüfung, eine 3D-Darstellung der Anordnung und die Übergabe von Daten in den Designflow. Außerdem werden die notwenigen User-Interfaces entwickelt und Anleitungen für die Nutzer der Tools geschrieben, so dass vermarktungsfähige Werkzeuge entstehen.