Eine Fehlerkorrekturcodierung (Error Correction Coding, ECC) ist erforderlich, um die Datenintegrität und -zuverlässigkeit für die Benutzerdaten sicherzustellen. Traditionell werden BCH-Codes zur Fehlerkorrektur verwendet. Zukünftige TLC- und QLC-Flash-Technologien erfordern jedoch Fehlerkorrekturfunktionen, die mit BCH-Decodern nicht effizient erreicht werden können. Die Leistung der Fehlerkorrektur kann verbessert werden, wenn Zuverlässigkeitsinformationen über den Zustand der Zelle verfügbar sind. Um die Zuverlässigkeitsinformationen auszunutzen, sind Soft-Input-Decodierungsalgorithmen erforderlich. Die HTWG wird einen ECC-Decoder entwickeln, der sowohl schnelle Hard-Input- als auch Soft-Input-Decodierungsmodi unterstützt. Die Forschergruppe an der HTWG verfügt über langjährige Erfahrung in der Entwicklung von Fehlerkorrektur-Codierungsschemata und Hardware-Decodern. Die aktuelle Hyperstone ECC-Lösung wurde in Zusammenarbeit mit der HTWG entwickelt. Sie basiert auf einem verallgemeinerten verketteten Code (GC-Code), da für Industrie- und Automobilanwendungen sehr niedrige Restfehlerraten garantiert werden müssen. Die HTWG wird einen flexiblen ECC-Decoder entwickeln, der verschiedene Flash-Spare-Areas unterstützt und schnelle Hard-Input- sowie Soft-Input-Decodierungsmodi bietet. Darüber hinaus wird die gesamte Decodierungsstrategie optimiert. Ein Flash-Controller für zukünftige Flash-Technologien muss adaptive Verfahren zur Anpassung der Schwellenspannungen und Kanalschätzungsoperationen unterstützen. Diese Operationen sind erforderlich, um die Fehlerwahrscheinlichkeit der Flash-Zellen zu minimieren. Soft-Input Decodierung und adaptive Anpassung der Schwellenspannung verursachen jedoch einen höheren Energieverbrauch und eine höhere Latenz. Folglich erfordert die Gesamtdecodierungsstrategie eine Optimierung, um den Durchsatz zu maximieren und den Energieverbrauch zu minimieren.
Verbundprojekt: Besonders energieeffiziente Elektroniksysteme für zuverlässige Datenspeicherung - XSR-FMC -; Teilvorhaben: Fehlerkorrekturcodierung und Fehler-Management
            
                
                    Laufzeit:
                    14.10.2019
                    
                        - 31.12.2022
                    
                
            
            
                
                    Förderkennzeichen: 16ES1045
                
            
            
            
        
			
				
						
								
									Koordinator: Hochschule Konstanz Technik, Wirtschaft und Gestaltung - Fakultät Elektrotechnik und Informationstechnik - Institut für Systemdynamik
								
						
				
    
    
                        
    
	
	
	
			
					
            
            
            
                
                    Verbund:
                    Besonders energieeffiziente Elektroniksysteme für zuverlässige Datenspeicherung
                
            
            
            
                
                    Quelle:
                    Bundesministerium für Bildung und Forschung (BMBF)
                
            
            
				
					Redaktion:
					
					
              
                DLR Projektträger
              
						
				
            
			
				Länder / Organisationen:
				
					
					
				
					
					Frankreich
				
					
					Portugal
				
					
					
				
					
					
				
			
			
				Themen:
        
          
              
            
				
          
              
            
				
          
              
            
				
          
              
                Förderung
              
            
				
          
              
                Information u. Kommunikation
              
            
				
			
            
            
            
		
	
    
	
        
	
    
    
		
    
            
                    
                            
																
																	Weitere Informationen
Weitere Teilprojekte des Verbundes
- Verbundprojekt: Besonders energieeffiziente Elektroniksysteme für zuverlässige Datenspeicherung - XSR-FMC - ; Teilvorhaben: Entwicklung eines MPW (POC) für einen automotive fokussierten PCIe NAND Flash Memory Controller
- Verbundprojekt: Besonders energieeffiziente Elektroniksysteme für zuverlässige Datenspeicherung - XSR-FMC - ; Teilvorhaben: Implementierung eines SerDes-Design-Blocks inkl. adaptivem Power Management
- Verbundprojekt: Besonders energieeffiziente Elektroniksysteme für zuverlässige Datenspeicherung - XSR-FMC - ; Teilvorhaben: Machbarkeitsstudie zum Wafer Level Packaging des XSR-FMC Mikrokontrollers
- Verbundprojekt: Besonders energieeffiziente Elektroniksysteme für zuverlässige Datenspeicherung - XSR-FMC - ; Teilvorhaben: Adaptive Body Biasing (ABB) für Hochtemperaturanwendungen mit hohen Zuverlässigkeitsanforderungen