Ziel des 10ÅCe-Verbundprojekts ist die Erforschung und Umsetzung von Lösungen für die 10Å-CMOS-Chiptechnologie. Wesentliche Bestandteile der Hardware, Software und Verarbeitungstechnik werden entwickelt, um die Grenzen des Halbleiterdesigns und der Halbleiterherstellung zu erweitern, um neue Knoten zu ermöglichen und das Mooresche Gesetz am Leben zu erhalten. Das Verbundprojekt gliedert sich in 4 Säulen: * Lithografie Equipment * Chipdesign und Maskenoptimierung * Prozesstechnologie * Prozesscharakterisierung Das Teilprojekt von ASML Berlin ist im ersten Bereich des Lithografie Equipments angesiedelt. Hier sollen im Rahmen dieses Projekts Waferhaltesysteme (Wafer-Clamps) entwickelt werden, in denen Aktive Elemente integriert werden, mit denen die Oberfläche des Clamps in situ an die Gegebenheiten des Wafers und der Maschine angepasst werden kann. Auf diese Weise können Restunebenheiten auf der Wafer- oder Clampoberfläche kompensiert werden, die sich unter anderem durch den Verschleiß der Oberfläche im Laufe der Lebensdauer eines solchen Clamps ergeben. Darüber hinaus ermöglicht diese Technologie den Einsatz damit ausgestatteter Clamps in der nächstes Maschinengeneration, bei der die numerische Apertur weiter erhöht werden soll, was die Ansprüche an die Genauigkeit der Waferoberflächenpositionierung weiter erhöht und damit die Produktion von noch kleineren Strukturen ermöglicht.