Die tensor embedded GmbH (Tensor) hat das individuelle Ziel, die RISC-V Architektur als mögliche zukünftige Alternative für unsere Kunden aus Industrie und Automobilbau verfügbar zu machen. Dabei soll die Nutzbarkeit für häufige Anwendungsmuster unserer Kunden erweitert und evaluiert werden. Wir berücksichtigen die neuen Möglichkeiten der offenen RISC-V Architektur und evaluieren ein Hardware-Software Co-Design, damit zukünftig häufig auftretende Instruktionsmuster mit Instruktionssatzerweiterungen beschleunigt werden können. Dabei wollen wir Kriterien für die Bewertung schaffen, für welche Umfänge dieses Vorgehen im industriellen Umfeld wirtschaftlich ist. Außerdem werden wir die im Projekt entwickelte "embedded Trace Unit" (ACCEMIC) durch Analysesoftware nutzbar machen, indem wir eine Software-Schnittstelle entwickeln, die an einem freien Tool demonstriert wird. Außerdem werden wir unsere eigene Technologie zur Timingabsicherung für die RISC-V Architektur pilotieren und auf Grund der offenen Architektur neue Anforderungen an die Messinfrastruktur evaluieren.