Konzipierung, Entwicklung und Validierung einer neuartigen Chip In the Loop Technologie zum hierarchischen Test von (Consumer) Elektronik auf Basis integrierter Intelligenz für Komponenten, Module und Systeme. Schaffung entsprechender Algorithmen, Modellierungsprinzipien, Software-Tools (Testprogrammgeneratoren, Diagnoseprozessoren) und Hardwarekomponenten als Prototypen. Realisierung des Projektes auf Basis von 6 Arbeitspaketen mit insgesamt 15 Tasks. Dabei wird zunächst eine Analyse des Ist-Zustandes und eine Anforderungsanalyse gemacht. Anschließend erfolgt eine komplette hierarchische Modellierung und Simulation der Targets (virtuelle Validierung). Parallel dazu werden die Targets auf FPGA-Basis realisiert und physikalisch validiert. Die simulativen und physikalischen Ergebnisse werden analysiert, um die Methode als relevant und funktionsfähig nachzuweisen. Abschließend werden Transferkonzepte zur Überführung in die Praxis erarbeitet.