StartseiteLänderEuropaFrankreichVerbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: System in Package für die Automobilelektronik als Lösung für Miniaturisierung, Modularität, Robustheit

Verbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: System in Package für die Automobilelektronik als Lösung für Miniaturisierung, Modularität, Robustheit

Laufzeit: 01.03.2016 - 31.05.2019 Förderkennzeichen: 16ES0378
Koordinator: Vitesco Technologies GmbH

Das Projekt SiPoB-3D hat das Ziel, in Deutschland existierende Simulations-, Modellierungs-, und Designkompetenz in den Bereichen Chip-, Gehäuse- und Boardtechnologie durch enge Zusammenarbeit von HL- und System-, innovativen Board-, Simulationstoolhersteller und Forschungsinstituten zusammenzubringen. Durch die Zuammenarbeit werden in anwendungsnaher Forschung die bisher getrennten Felder der Chip-/Gehäusewelt und der Board/Systemwelt zusammengebracht , und so das Co-Design über alle drei Domänen Chip-Gehäuse-Board ermöglicht. Durch die vorliegende Forschungen können Chancen und Risiken der SiP Lösungen für die Automobilelektronik und darüber hinaus, sowie Integration in den Entwicklungszyklus und die damit notwendige Erarbeitung integrativer und ganzheitlicher Entwicklungsmethoden schnell und wettbewerbsfähig realisiert werden. Entscheidend ist besseres Management der Komplexität von SiP führen. AP0 Spezifikationen, Anforderungen, Statusanalyse und int. Trends -Gap-Analyse gegenüber bestehenden Methoden Def. der erforderlichen Spezifikationen -Regelmäßige Statusanalyse, Projektüberwachung einschließlich Benchmarking und Marktchancen AP1 Simulation und Modellierung -Erarbeitung und Analyse der Toollandschaft zur Simulation und Modellierung -Entwicklung von Modellen für die heterogene Chip/Package Integration -Berücksichtigung des Einflusses des Materials auf die Simulation -Standardisierung AP2 Flow-Integrations und Design Methoden -Frühzeitige Designabschätzung -Signal und Power/Ground Netz Integritätssimulationen für das Gesamtsystem- Chip/Package/Board -Flow zur physikalischen Verifikation-Bewertung Simulationsergebnisse,Übertrag ins Design AP3 Design Flow Infrastruktur -3D Chip/Package/Board Design Kit-Definition typ. Systemaufbauten -Gateway für den Datenaustausch über Unternehmensgrenzen AP4 Validierung durch Test-BSP und Prototypen -Testaufbauten -Untersuchung der Testaufbauten

Verbund: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte Quelle: Bundesministerium für Bildung und Forschung (BMBF) Redaktion: DLR Projektträger Länder / Organisationen: Frankreich Themen: Förderung Information u. Kommunikation

Weitere Informationen

Projektträger